报告题目：高速串行接口（SerDes）关键技术研究

报告人：张春茗博士

报告时间：2020年12月18日下午15：30（周五）

报告地点：西安邮电大学东区教学楼FZ810实验室

随着CMOS晶体管特征尺寸接近物理极限，芯片性能的显著提升使得物联网、云存储、大数据和5G产业进入高速发展期，高速SerDes（Serializer/Deserializer）以少的I/O（Input/Output）占用和大带宽的优势还将继续获得持久的关注和研究。

均衡电路（EQ）和时钟数据恢复（CDR）电路是高速SerDes中的核心电路，均衡电路可有效地消除信道非理想特性引起的损耗和串扰等以实现高质量的数据传输，降低通讯的误码率。时钟数据恢复负责从接收到具有抖动的串行数据流中恢复出低抖动的时钟信号，并对数据进行重定时恢复出眼图清晰的数据信号，送入后续串并转换电路进行处理。本讲座主要介绍低电源电压下，高速SerDes的设计难点和方法，以及均衡电路（EQ）和时钟数据恢复（CDR）电路的电路设计和验证方法等。

欢迎广大师生前来参加交流！

电子工程学院

2020年12月11日