

西安邮电大学课程教案

课程名称: 数字电路与系统设计基础

授课教师: _____

授课教师所在学院: 电子工程学院

授课班级: 电路 1403-04 班

授课学期: 2015-2016-02 学期

一、基本信息

课程名称	数字电路与系统设计基础				
课程性质	☐ 必修	☐ 限选	☐ 选修	☐ 素拓	☐ 跨学科
授课专业班级	电路 1403-04		学生人数:	64	
所处年级	☐ 一年级	☐ 二年级	☐ 三年级	☐ 四年级	
总学时	80	理论课时	64	实验课时	16
学分	5	课程教材	王毓银《数字电路逻辑设计》(第二版) 夏宇闻等《Verilog HDL 数字设计与综合》		
上课时间	周一 3、4 节		周三 5、6 节	周五 3、4 节 (双)	
上课地点	A120		A233	A430	
答疑时间	周五 5、6 节		答疑地点	2 号实验楼 112	
先修课程	《电路分析基础》、《模拟电子技术基础》				
本课程在授课对象所学专业人才培养中的作用与地位	本课程是集成电路与集成系统专业的专业基础课, 有很强的理论性和工程性, 是后续课程《数字信号处理》、《数字系统设计实践》、《数字集成电路设计》、《数字系统组成与设计》、等课程的基础。是培养电路专业工程应用型创新人才的核心基础课程。				
本课程在知识传授、能力提升、素质培养各方面的教学目标	通过本课程的学习, 使学生掌握数字电路的基本理论、基本知识和基本技能, 学会 Verilog 语言描述数字电路, 进行数字电路的建模和仿真。培养学生的数字集成电路应用能力以及分析问题和解决问题的能力, 为以后深入学习相关领域中的内容, 以及电子技术在专业中的应用夯实基础。				
学生情况分析	该班级学生具有较好的专业基础, 能够较好的完成本课程的学习, 在教学过程中要对学生严格要求, 调动其主动学习的兴趣, 加强过程管理, 以期在数字电路基础知识和数字系统设计能力方面达到较好的教学效果。				

二、课程大纲

《数字电路与系统设计基础》课程教学大纲

课程编码: DZ140380

课程名称: 数字电路与系统设计基础

英文名称: Design Basic on Digital Logic and System

适用专业: 集成电路与集成系统

先修课程: 高等数学、普通物理、电路分析基础、模拟电子技术基础

学 分 : 5

总学时: 80

实验(上机)学时: 16

一、课程简介

本课程是电子信息工程、计算机、通信工程以及信息控制等专业的一门理论性、工程性很强的专业基础课,也是集成电路与集成系统专业很多后续专业课程的先修课程。从学科性质上看,它综合了数字信号及数字电路的特点,系统分析了数字元器件的外部特性、逻辑功能,探讨了数字电路中典型单元电路的分析和设计方法。

通过本课程的学习,使学生掌握数字电路的基本理论、基本知识和基本技能,学会 Verilog 语言描述数字电路,进行数字电路的建模和仿真。培养学生的数字集成电路应用能力以及分析问题和解决问题的能力,为以后深入学习相关领域中的内容,以及电子技术在专业中的应用夯实基础。

This course is not only a theoretical and highly professional engineering basic course of electronic information engineering, computer, communications engineering and information control, but also a professional placement course of a lot of professional courses of integrated circuit and integrated system. From the nature of the subject, it combines the characteristics of digital signal and digital circuit, systematic analysis of the external characteristics and logic function of digital components, discusses the analysis and design method of typical unit circuits in digital circuits.

Through this course, students should master the basic theory, basic knowledge and basic skills of digital circuits, master the Verilog describe, modeling and simulation of digital circuits, develop the ability to applications of digital integrated circuits and the ability to analyze and solve problems for future in-depth study of the content related fields, as well as a solid foundation in the application of in the professional electronic technology.

二、本课程与其它课程的联系

该课程的先修课程有《高等数学》、《普通物理》、《电路分析基础》和《模拟电子技术基础》等，它们是学习本课程的基础。本课程又是后续课程《数字信号处理》、《数字系统设计实践》、《数字集成电路设计》、《数字系统组成与设计》、《数字系统设计实践》等课程的基础。

三、课程内容及要求

第一章 绪论

主要内容：（2 学时）本章介绍数字信号与数字电路的基本概念，二进制、八进制、十进制、十六进制数及其相互转换规律，数字系统中常用的 8421BCD 编码和几种常用 BCD 编码。

基本要求：介绍本课程的性质、课程特点、学习方法等。并对数字电子技术的发展作简要介绍，激发学生学习本课程的兴趣和积极性。

重点：不同数值之间的转换、BCD 码。

难点：常用数制之间的相互转换。

第二章 逻辑函数及其简化

教学内容：（8 学时）本章介绍逻辑变量与逻辑函数及与、或、非三种基本逻辑运算的概念，逻辑代数的基本公式和常用公式，逻辑代数的基本规则和基本定理，逻辑函数及其表示方法，逻辑函数的公式化简法，逻辑函数的卡诺图化简法，具有无关项的逻辑函数及其化简以及 FPGA 开发流程和 ISE 开发工具的使用。

基本要求：逻辑代数基础是分析和设计数字逻辑电路使用的主要数学工具。

本章要求掌握逻辑代数的基本定理和定律；掌握逻辑问题的描述方法；掌握逻辑函数的两种化简方法：代数化简法和卡诺图化简法。

重点：逻辑代数的基本公式、基本定理和基本定律；常用公式；逻辑函数的表示方法及其相互转换；最小项和最大项；逻辑函数的公式化简法和卡诺图化简法。

难点：逻辑函数的公式化简法和卡诺图化简法。

第三章 集成逻辑门

教学内容：（12 学时） 本章介绍晶体管、MOS 管开关特性，TTL 和 MOS 集成门电路的工作原理，TTL 和 MOS 集成门电路的逻辑功能、外部特性、主要参数和正确使用方法，集成门电路标准推拉输出、开路输出、三态输出的特点和应用，TTL 门电路和 CMOS 门电路的改进思路和典型措施，Verilog HDL 语言总体结构、层次建模的概念及基本语法概念以及 Verilog 描述逻辑门电路。

基本要求：逻辑门电路是各种数字电路及数字系统的基本逻辑单元。通过本章的学习，使学生掌握晶体管、MOS 管的开关特性；掌握 TTL 和 CMOS 集成逻辑门的基本工作原理及各类门电路的外部电气特性；掌握门电路标准推拉输出、开路输出、三态输出的特点和应用，及各类门电路的性能比较。能借助于集成电路手册，辨析集成器件性能（抗干扰能力、功耗特性、速度和负载能力）的优劣。

重点：晶体管、MOS 管开关特性；门电路的外部电气特性和正确使用方法；门电路的开路输出、三态输出的特点和应用。Verilog 描述逻辑门电路。

难点：门电路的电路结构及参数计算。

第四章 组合逻辑电路

教学内容：（16 学时）本章介绍组合逻辑电路的基本概念及特点，组合逻辑电路分析方法，组合逻辑电路设计方法，常用中规模组合逻辑器件功能及应用，组合逻辑电路中竞争—冒险现象的成因及基本消除方法，Verilog HDL 数据流建模、行为级建模、模块实例化方法以及组合逻辑电路的 Verilog 描述。

基本要求：掌握组合逻辑电路的分析和设计方法；掌握常用组合逻辑器件的逻辑功能及使用方法；理解常用组合逻辑功能器件的工作原理。通过中规模功能器件功能表的学习和应用，具有查阅集成电路产品手册的能力。

重点：组合逻辑电路分析和设计方法；常用中规模组合逻辑器件功能及应用 Verilog 语句描述组合逻辑电路。

难点：组合逻辑电路中竞争与冒险现象的判断。

第五章 集成触发器

教学内容：（12 学时）本章介绍触发器的逻辑分类、功能和基本特点，各类触发器的电路结构、工作原理和动作特点，触发器逻辑功能的描述方法（包含状态转换表、特征方程、状态图、激励表和工作波形图等），RS 触发器、JK 触发器、D 触发器、T 触发器、和 T'触发器各自的功能特点，Verilog 任务和函数介绍以及触发器的 Verilog 描述。

基本要求：触发器是时序逻辑电路的基本逻辑单元。通过本章的学习，使学生掌握各类触发器的逻辑功能及其描述方法；掌握各种触发方式的特点和脉冲工作特性；理解各类触发器的工作原理。

重点：各类触发器的逻辑功能及逻辑功能描述方法；各种触发方式的特点、脉冲工作特性，Verilog 描述触发器。

难点：触发器的电路结构。

第六章 时序逻辑电路

教学内容：（22 学时）本章介绍时序逻辑电路的基本概念，时序逻辑电路的分析方法，常用中规模时序逻辑电路的功能及应用，时序逻辑电路的设计方法，典型 MSI 时序逻辑器件上的附加控制端的功能和使用方法，多片级联使用的计数器，时序逻辑电路的 Verilog 描述和有限状态机。

基本要求：掌握时序逻辑电路的特点、分类及基本分析方法；掌握同步时序逻辑电路的设计方法；掌握常用时序功能部件计数器和移位寄存器的逻辑功能及应用。

重点：时序逻辑电路的分析，正确画出时序图（工作波形）；同步计数器的设计，时序逻辑电路的 Verilog 描述。

难点：异步时序逻辑电路的分析与设计；同步时序逻辑电路设计的一般步骤。

第七章 半导体存储器与可编程逻辑器件

教学内容：（8 学时）本章主要介绍存储器的一般结构和工作原理，各类 ROM 的存储原理、读写原理，RAM 的特点、种类和 SRAM 的结构及原理，存储单元、字、位、地址、地址单元等基本概念以及存储器容量扩展的一般方法

PLD 的基本特征、分类、每种类型的特点及发展概况，PLD 的电路表示法，用可编程逻辑器件实现各种逻辑功能电路的基本原理，可编程阵列逻辑（PAL）的工艺结构、编程特点和 GAL 器件的输出逻辑宏单元（OLMC）的结构和基本工作原理，CPLD、FPGA 等器件的基本原理、特点及设计流程。

基本要求：掌握 SAM、RAM 和 ROM 的功能和使用方法；理解 SAM、RAM 和 ROM 的工作原理；掌握可编程逻辑器件的基本结构和特点；理解可编程逻辑器件的工作原理；了解典型可编程逻辑器件的结构。

重点：SAM、RAM 和 ROM 的功能；半导体存储器容量的扩展；可编程逻辑器件的基本结构和特点。

难点：动态 CMOS 反相器、动态 CMOS 移存单元及 MOS 静态、动态存储单元的存储原理；典型可编程逻辑器件的结构和工作原理。

四、教学安排及学时分配

教学环节 及学时	学时分配			
	讲课	习题课	实验	小计
第一章 绪论	2			2
第二章 逻辑代数与逻辑函数	6	2		8
第三章 集成逻辑门	6	2	4	12
第四章 组合逻辑电路	10	2	4	16
第五章 触发器	8	2	2	12
第六章 时序逻辑电路	14	2	6	22
第七章 半导体存储器与可编程	6	2		8
合计	52	12	16	80

五、实验部分教学内容和要求：

序号	实验项目名称	实验内容及要求	学时	实验类型			
				演示	验证	设计	综合

1	熟悉 FPGA 开发流程，掌握 ISE 开发工具的使用，门电路的 verilog 描述	掌握 ISE 开发工具的使用，用 Verilog 语言描述基本的门电路，仿真测试并综合实现。	4	2	2		
2	组合逻辑电路的设计	用 Verilog 描述全加器、编码器、译码器、数选器、比较器等组合电路，仿真测试并综合实现，并用模块例化实现其它组合逻辑函数。	4		2	2	
3	时序逻辑电路的设计	用 Verilog 描述触发器，移位寄存器，设计计数分频电路，仿真测试并综合实现。	4			4	
4	有限状态机进行时序电路的设计	用状态机方法进行时序电路设计，用 Verilog 语言描述状态机，编写测试代码，仿真测试并综合实现。	4				4
合计			16	2	4	6	4
比例			100%	12.5%	25%	37.5%	25%

六、考核方式

考核方式为闭卷和上机实践。平时上课、作业占考试成绩的 20%，实践环节占考试成绩的 30%，理论考试占考试成绩的 50%。

七、建议教材及参考资料

建议教材：

[1] 王毓银.《数字电路逻辑设计》(第二版).北京：高等教育出版社. 2005.12.

普通高等教育“十五”国家级规划教材

[2] 郑利浩, 王荃, 陈华锋译.《FPGA 数字逻辑设计教程—Verilog》.北京: 电子工业出版社 .

建议参考书:

[1] 康华光.《电子技术基础》数字部分 (第四版) .北京: 高等教育出版社.2000.6

[2] 毛永毅等.《数字系统设计基础》.西安: 西安电子科技大学出版社.2010.5

[3] 刘宝琴等.《数字电路与系统》(第 2 版) .北京: 清华大学出版社,2007.3

[4] 夏宇闻等.《Verilog HDL 数字设计与综合》(第二版) .北京: 电子工业出版社 .2006.2

(执笔人: 徐丽琴

审核人: 孟李林)

三、教学日历

课程名称	数字电路与系统设计基础
主讲教师	辅导教师
所在院系	电子工程学院 微电子学系
授课班级	电路 1403-04

西 安 邮 电 大 学

教 学 日 历

(课程起止时间: 2016 年 2 月 29 日 至 2016 年 7 月 1 日)

教学周数	16	计划学时	80
周学时数	5	实验学时	16
讲 课	56	习 题	8

周次	日期	教 学 内 容	学时	实验学时	重 点 与 难 点	作 业	实际执行情况 (含教学条件情况)
	日/月						
1	29/2	第 1 章. 绪论	2		数制及其转换、BCD 代码		
	2/3	2.1 逻辑代数 1	2		逻辑代数的基本理论知识		
2	7/3	2.1 逻辑代数 2	2		最小项、最大项表达式		
	9/3	2.2 逻辑函数的简化 1	2		公式法化简, 填卡诺图		
	11/3	2.2 逻辑函数的简化 2	2		卡诺图法化简		
3	14/3	习题课 1	2				
	16/3	第 3 章 集成逻辑门	2		二极管、三极管的开关特性、TTL 门电路、CMOS 门电路的外特性		
4	21/3	Verilog HDL 基本概述	2		Verilog 语言可综合语法子集的语法		
	23/3	实验课 1: 熟悉 modelsim 仿真环境, ISE 综合环境		2			

	25/3	4.1 小规模组合逻辑电路分析	2		小规模组合逻辑电路的分析		
5	28/3	4.1 中规模组合逻辑电路分析	2		中规模组合逻辑电路的分析		
	30/3	4.2 小规模组合逻辑电路设计	2		小规模组合逻辑电路的设计		
6	4/4	4.2 中规模组合逻辑电路设计 1	2		中规模组合逻辑电路的设计		
	6/4	4.2 中规模组合逻辑电路设计 2	2		中规模组合逻辑电路的设计		
	8/4	4.3 组合逻辑冒险现象、习题课 2	2				
7	11/4	组合数字电路设计方法	2		层次抽象, RTL 级描述		
	13/4	实验课 2: 仿真加法器, 数选器		2			
8	18/4	实验课 3: 仿真译码器, 编码器		2			
	20/4	5.1 基本触发器	2		基本触发器的电路结构及功能描述		
	22/4	5.2 钟控触发器	2		钟控触发器的工作特性		
9	25/4	5.3、5.4 主从、边沿触发器	2		触发器的特性方程		
	27/4	6.1、6.2 时序逻辑电路分析	2		同步、异步时序逻辑电路分析		
10	2/5	6.2 时序逻辑电路分析	2		同步计数器的分析		
	4/5	6.2 时序逻辑电路分析	2		异步计数器的分析		
	6/5	6.2 时序逻辑电路分析	2		寄存器、移位寄存器的分		

					析与应用		
11	9/5	6.3 时序逻辑电路设计	2		同步时序逻辑电路的一般设计方法		
	11/5	6.3 时序逻辑电路设计	2		中规模集成器件实现任意模值计数器		
12	16/5	6.3 时序逻辑电路设计	2		小规模集成器件设计同步计数器		
	18/5	时序数字电路设计方法	2		阻塞语句与非阻塞语句，行为级建模		
	20/5	FPGA 基本概念	2		FPGA 内部结构		
13	23/5	实验课 4: 时序电路仿真与 FPGA 实现		2			
	25/5	任务与函数；功能验证方法概述	2		事件、循环 任务与函数的区别； 总线功能模型		
	27/5	实验课 5:任务与函数实验		2			
14	30/5	实验课 6: 综合设计与仿真		2			
	1/6	实验课 7: FPGA 综合实验一		2			
	3/6	实验课 8: FPGA 综合实验二		2	模块设计思想，状态机设计方法		
17	20/6	Verilog 高级应用介绍	2				
	22/6	FPGA 设计规则介绍	2		同步电路设计方法		
18	27/6	习题课 3	2				

	29/6	总复习	2				
	1/7	(本次课调至 5 月 27 日) 注：学生 15, 16 周课程设计					

注：教学日历务请于开学的第二周前交教务办

任课教师：

系、部主任：

院长：

西安邮电大学微电子工程学院
微电子学系

四、学生作业及平时考核情况记录表

电路 1403 班平时成绩记录表

[illegible]

五、课堂教学设计方案

第 1 讲 课程概述

1、 本次课教学目标：

熟悉整个课程的特点、学习要求、任务和方法；了解集成数字电路的发展历程，了解硬件描述语言的概念；掌握数制及其转换、BCD 代码。

2、 本次课教学重点：

数字电路课程特点和学习方法、数制转换、BCD 代码

3、 本次课教学难点：

BCD 码：由 4 位二进制码表示 1 位十进制数

4、 本次课教学方法：

讲授法，学练结合

5、本次课教学过程设计

1) 与学生认识

2) 介绍本课程的特点及教学安排

《数字电路与系统设计基础》课程是在《数字电路与逻辑设计 A》课程的基础上，经过两年的教学改革实践后，在电路专业开设的专业基础课程，本课程的特点是在学习数字电路基础知识的同时，学习使用 Verilog 硬件描述语言设计电路和数字系统，避免时间长忘记以前所学知识和重复学习浪费学时现象。具体课程安排见教学日历。

3) 讲授本节课主要内容：

数字电路课程特点和学习方法；数字信号和数字电路的定义；数制、位权、数制转换（此部分内容在课堂上边学边练）；

BCD 代码（此部分内容在课堂上边学边练）；算术运算与逻辑运算；数字电路的发展历程；数字系统的描述、硬件描述语言的概念。

4) 练习与作业

P12:1-1 (2) (4); 1-2 (2) (5); 1-3 (2) (4); 1-4 (1) (2) (4); 1-5 (4) (6); 1-6 (2) (3) (5)。

第2讲 逻辑函数及其简化-逻辑代数

1、 本次课教学目标：

掌握逻辑代数的基本理论知识；熟悉逻辑代数的基本公式和常用公式；掌握三个规则（代入规则、对偶规则和反演规则）。

2、 本次课教学重点：

逻辑函数的表示方法（真值表、逻辑函数表达式、逻辑符号）

3、 本次课教学难点：

基本公式、三个规则、常用公式

4、 本次课教学方法：

讲授法，学练结合

5、本次课教学过程设计

1) 介绍布尔其人

2) 讲授本节课主要内容：

布尔代数简介；基本逻辑运算（与、或、非）；复合逻辑运算（与非、或非、与或非、同或、异或）；基本公式；

三个规则（代入、反演、对偶）；常用公式（吸收律、包含律、交叉互换律）。

3) 练习与作业

熟悉公式

第3讲 逻辑函数及其简化-逻辑函数标准式

1、 本次课教学目标：

掌握逻辑函数一般表达式的相互转换；掌握逻辑函数标准形式（最小项和最大项表达式）的概念和描述方法。

2、 本次课教学重点：

逻辑函数的一般表达形式及相互转换（与或式、与非-与非式、或与式等）；最小项的定义、性质、如何写出逻辑函数的最小项表达式；最大项的定义、性质、如何写出逻辑函数的最大项表达式；最小项与最大项的关系。

3、 本次课教学难点：

一般式之间的转换；如何写出逻辑函数的标准式。

4、 本次课教学方法：

讲授法，学练结合

5、 本次课教学过程设计

1) 以三人表决器为例，引入逻辑函数的描述方法，包括真值表、表达式、逻辑电路图，讲授表达式的一般形式和标准式。

2) 逻辑函数的一般表达形式及相互转换（与或式、与非-与非式、或与式等）；最小项的定义、性质、如何写出逻辑函数的最小项表达式；最大项的定义、性质、如何写出逻辑函数的最大项表达式；最小项与最大项的关系。

3) 练习与作业

P51-53: 2-1 (2); 2-2 (2) (4); 2-3 (3) (4); 2-4 (4); 2-5 (5) (6); 2-7 (2)

第4讲 逻辑函数及其简化-代数法化简

1、 本次课教学目标：

了解逻辑函数化简的目标和原则，掌握代数法化简的常用方法，掌握卡诺图的概念，能熟练填写卡诺图。

2、 本次课教学重点：

公式法化简；填卡诺图

3、 本次课教学难点：

公式法化简

4、 本次课教学方法：

讲授法，学练结合

5、 本次课教学过程设计

- 1) 列出公式法化简的常用公式，举例讲解化简方法，同时进行课堂练习
- 2) 卡诺图的概念及填写方法。
- 3) 练习与作业

2-8 (1) (2) (4)

第 5 讲 逻辑函数及其简化-图解法化简

1、 本次课教学目标：

掌握图解法化简方法。

2、 本次课教学重点：

卡诺图合并最小项原理；化简规则（圈 0 法、圈 1 法）；含任意项逻辑函数的化简。

3、 本次课教学难点：

化简规则；含任意项逻辑函数的化简

4、 本次课教学方法：

讲授法，学练结合

5、 本次课教学过程设计

1) 卡诺图合并最小项原理；化简规则（圈 0 法、圈 1 法）

2) 任意项的概念，含任意项逻辑函数的化简。

3) 总结代数法和图解法化简的优缺点。

4) 练习与作业

2-9 (1) (2) (6) (8)

第 6 讲 逻辑函数及其简化-习题一

1、 本次课教学目标：

掌握逻辑代数的基本理论知识；熟悉逻辑代数的基本公式和常用公式；掌握三个规则（代入规则、对偶规则和反演规则）；掌握逻辑函数的标准形式（最小项和最大项表达式）；熟练掌握公式法和图解法两种逻辑函数化简方法。

2、 本次课教学重点：

知识点复习，相关习题讲解

3、 本次课教学难点：

公式法和图解法化简。

4、 本次课教学方法：

讲授法，学练结合

5、本次课教学过程设计

- 1) 知识点复习
- 2) 总结作业中常见问题
- 3) 本章练习题及考试真题

第 7 讲 集成逻辑门

1、 本次课教学目标：

掌握晶体管稳态和瞬态开关特性并了解其应用领域；熟悉 TTL 门电路的工作原理和外部特性，掌握开门电平、关门电平、噪声容限，扇入扇出系数等概念，熟悉 OC 门、三态门的应用；掌握 CMOS 反相器的工作原理和主要特性，熟悉 CMOS 传输门、三态非门、与非、或非、与或非、或与非等门电路的电路结构，了解 TTL 电路与 CMOS 电路的兼容设计。

2、 本次课教学重点：

TTL 门电路的工作原理和外部特性，开门电平、关门电平、噪声容限，扇入扇出系数等概念，OC 门、三态门的应用，CMOS 反相器的工作原理和主要特性，熟悉 CMOS 传输门、三态非门、与非、或非、与或非、或与非等门电路的电路结构

3、 本次课教学难点：

TTL 门电路的工作原理和外部特性，CMOS 反相器的工作原理和主要特性

4、 本次课教学方法：

讲授法，学练结合

5、本次课教学过程设计

- 1) 晶体管的开关特性
- 2) TTL 集成逻辑门的主要外部特性
- 3) MOS 逻辑门
- 4) CMOS 电路
- 5) 总结本章知识点，第三章练习题

第 8 讲 Verilog HDL 基本概述

1、 本次课教学目标：

了解 Verilog HDL 语言的发展历史，理解自顶向下设计方法学；理解层次设计建模的概念和模块与实例化的概念，熟练掌握仿真文件的基本结构；了解 Verilog HDL 语言的基本特点。

2、 本次课教学重点：

自顶向下设计方法学的含义；仿真文件的基本结构；各种数据类型的特点。

3、 本次课教学难点：

寄存器与线网的区别及其物理意义，自顶向下设计方法学。

4、 本次课教学方法：

对于本次课的教学内容，采用讲授法、比较联系法、启发式教学法和自主学习法相结合的方式进行授课。其中对于教学重点和难点，采用比较联系法，通过定义-举例-归纳的过程，讲解寄存器与线网的区别及其物理意义。根据学生反映，把握讲解速度；利用提问方式，随堂检验学生掌握程度。

5、 本次课教学过程设计

导入新课（3-5 分钟）

简单介绍集成电路的发展过程，引出硬件描述语言的重要性。

讲授新课

硬件描述语言（5-8 分钟）

【讲解】 硬件描述语言的特点

【举例】 列举世界上采用硬件描述语言进行设计的著名公司及大学，并解释这种现象的原因。

Verilog HDL 和 VHDL 的比较（6-8 分钟）

【讲解】 讲解 Verilog HDL 和 VHDL 语言的特点

【举例】 结合教学课件中的实例，重点说明两种硬件描述语言各自的优点和缺点。

自顶向下的设计方法（15-20 分钟）

【讲解】 讲解自顶向下设计方法学的基本思想及优点

【联想】 举生活中的例子说明

【讨论】 结合教学课件中的图示，并先由学生讨论，说明采用自顶向下的设计方法进行系统设计时，何时分解结束。

设计流程介绍（4-5 分钟）

【讲解】 讲解设计开发及设计验证的具体流程。

【举例】 结合教学课件中的图示，对每一步操作及其作用进行说明

用 Verilog 进行模块设计的具体方法介绍（10-15 分钟）

【讲解】 讲解用 Verilog HDL 中 module 的具体形式。

【举例】 结合教学课件中的图示，对每 module 的基本要素进行说明。

说明寄存器和线网型变量的区别（10-15 分钟）

【讲解】 讲解寄存器和线网型变量的声明方法，重点说明两者的物理意义及区别。

【举例】 结合教学课件中的图示，对寄存器和线网型变量的物理意义进行说明。

Verilog 的语言规则讲解（10-15 分钟）

【讲解】 讲解用 Verilog HDL 的文字规则和操作符作用方法。

【举例】 结合教学课件中的图示，具体说明空白符、注释、常量、字符串、标识符的使用方法；结合学生学过的 C 语言的语法，说明各种操作优先级。结合教学课件中的示例，说明算术操作符、按位操作符、逻辑操作符、移位操作符、关系操作符、相等操作符、条件操作符、级联操作符及复制操作的使用方法。

复习（10-15 分钟）

【提问】 结合课件中的问题，对学生进行提问

【解答】 对学生在本次课程中不清楚的问题再次讲解

注：根据学生反映情况，如果学生对自顶向下设计方法学、寄存器和线网型变量部分内容掌握不好，可适当延时此两部分时间；对 Verilog 的语言规则部分内容，可减少此部分举例时间，可让学生课后自学。

总结

本节课主要介绍了 Verilog HDL 语言的发展历史，自顶向下设计方法学；层次设计建模的概念和模块与实例化的概念，仿真文件的基本结构。其中，理解寄存器与线网的区别及其物理意义，掌握自顶向下设计方法学是本课程的重点内容。

第 9 讲 实验课 1：熟悉 modelsim 仿真环境，ISE 综合环境

1、 本次课教学目标：

学会使用 modelsim 仿真电路，ISE 综合电路。

2、 本次课教学重点：

Modelsim 及 ISE 软件使用方法讲解。

3、 本次课教学难点：

Modelsim 软件使用的细节。

4、 本次课教学方法：

讲授法、上机指导、学练结合。

5、 本次课教学过程设计

见实验指导书中实验一和实验三的内容。

第 10 讲 组合逻辑电路-小规模组合逻辑电路

1、 本次课教学目标：

熟悉组合逻辑电路的概念和特点；掌握小规模组合逻辑电路的分析和设计方法。

2、 本次课教学重点：

组合逻辑电路的概念和特点；小规模组合逻辑电路的分析和设计方法。

3、 本次课教学难点：

小规模组合逻辑电路的设计方法

4、 本次课教学方法：

讲授法，学练结合

5、 本次课教学过程设计

- 1) 组合逻辑电路的特点
- 2) 小规模组合逻辑电路的分析
- 3) 小规模组合逻辑电路的设计
- 4) 举例练习小规模组合逻辑电路的设计方法
- 5) 作业

P172-176: 4-1; 4-2; 4-4 (2); 4-6 (1); 4-8; 4-11 (2); 3-4

第 11 讲 组合逻辑电路-中规模组合逻辑电路（加法器）

1、 本次课教学目标：

了解常见的中规模组合逻辑器件；掌握加法器的工作原理；掌握采用加法器设计组合逻辑电路的方法。

2、 本次课教学重点：

加法器的工作原理；加法器的应用。

3、 本次课教学难点：

加法器的应用

4、 本次课教学方法：

讲授法，学练结合

5、本次课教学过程设计

1) 复习

2) 中规模组合逻辑器件介绍

3) 半加器，1 位全加器，多为加法器的原理

4) 举例练习加法器的应用

5) 作业

P155：例 4-11 判 9 电路

第 12 讲 组合逻辑电路-中规模（编码器、译码器）

1、 本次课教学目标：

掌握编码器、译码器的工作原理；熟悉完全译码器的应用。

2、 本次课教学重点：

二进制和优先编码器；完全译码器。

3、 本次课教学难点：

用完全译码器实现任意逻辑函数表达式

4、 本次课教学方法：

讲授法，学练结合

5、本次课教学过程设计

- 1) 复习加法器、判 9 电路
- 2) 编码器、优先编码器的功能表、电路图、表达式、逻辑符号、扩展
- 3) 译码器的概念和分类
- 4) 完全译码器的功能表、电路图、表达式、逻辑符号
- 5) 举例练习 3-8 线译码器的应用
- 6) 作业

4-12

第 13 讲 组合逻辑电路-中规模（显示译码器、4-10 线译码器、数值比较器、数据选择器）

1、 本次课教学目标：

熟悉显示译码器、数值比较器、数据选择器的功能表、电路图、逻辑符号和应用；熟练掌握采用译码器实现逻辑函数的方法。

2、 本次课教学重点：

显示译码器、数值比较器和数据选择器的功能表、电路图、逻辑符号和应用。

3、 本次课教学难点：

数据选择器的原理

4、 本次课教学方法：

讲授法，学练结合

5、本次课教学过程设计

- 1) 复习 8 线-3 线优先编码器逻辑符号、功能表、扩展；3 线-8 线译码器的逻辑符号、功能表、表达式。
- 2) 完全译码器的扩展
- 3) 二-十进制译码器
- 4) 七段显示译码器（共阴、共阳极数码管、逻辑符号、功能表、使用方法）
- 5) 举例练习用译码器实现电路，将译码器用作数据分配器
- 6) 数值比较器的功能表、电路图、逻辑符号（1 位、4 位、扩展）、应用。
- 7) 数据选择器的工作原理、逻辑符号、功能表、表达式、逻辑图
- 8) 作业

熟悉各组合逻辑器件的功能；4-20。

第 14 讲 组合逻辑电路-中规模（数据选择器）

1、 本次课教学目标：

掌握数据选择器的扩展；熟练掌握采用数据选择器实现逻辑函数的方法。

2、 本次课教学重点：

数据选择器的扩展；用数据选择器实现任意逻辑函数（扩展和降维法）。

3、 本次课教学难点：

用完全译码器实现任意逻辑函数表达式

4、 本次课教学方法：

讲授法，学练结合

5、 本次课教学过程设计

1) 复习数选器的功能表、电路图、表达式、逻辑符号

2) 数选器的扩展

3) 用数选器实现逻辑函数

4) 举例练习用数选器扩展法实现任意逻辑函数

5) 举例练习用数选器降维法实现任意逻辑函数

6) 作业

4-14；补充习题。

第 15 讲 组合逻辑电路-冒险现象、总结

1、 本次课教学目标：

掌握组合逻辑电路的特点；熟练掌握组合逻辑电路的分析和设计方法，了解冒险现象的产生原因和消除方法。

2、 本次课教学重点：

总结组合逻辑器件的逻辑符号、表达式、功能表、及其扩展和应用；组合逻辑电路的冒险现象。

3、 本次课教学难点：

用小规模组合逻辑器件、加法器、译码器、数选器实现任意逻辑函数表达式；冒险的判别和消除。

4、 本次课教学方法：

讲授法，学练结合

5、本次课教学过程设计

- 1) 复习组合逻辑电路的特点
- 2) 举例复习小规模组合逻辑电路的分析和设计方法
- 3) 总结中规模组合逻辑器件的种类，及各器件的逻辑符号、表达式、功能表及扩展方法和应用
- 4) 组合逻辑电路的冒险现象
- 5) 举例练习组合逻辑电路的设计方法
- 6) 总结作业中存在的问题，相关习题解答。

第 16 讲 组合数字电路设计方法

1、 本次课教学目标：

学会使用门级建模和数据流级建模的方法，完成对一个中小规模组合电路描述。

2、 本次课教学重点：

基本的门类型的定义和门延时的基本概念；连续赋值的语义和使用、Verilog 语言中的各类操作符使用、表达式的写法，掌握延时的建模方法。

3、 本次课教学难点：

连续赋值的语句。

4、 本次课教学方法：

对于本次课的教学内容，采用讲授法、比较联系法、启发式教学法和自主学习法相结合的方式授课。其中对于教学重点和难点，采用比较联系法，通过定义-举例-归纳的过程，使学生真正了连续赋值的语义的使用方法。根据学生反映，把握讲解速度；利用提问方式，随堂检验学生掌握程度。

5、本次课教学过程设计

导入新课 （3-5 分钟）

复习自顶向下的设计思想，引出门级建模及数据流级建模的概念及其在大规模集成电路设计中的地位与作用。

讲授新课

不同级的建模介绍（5-8 分钟）

【讲解】 Verilog HDL 中五个级别的建模类型，并说明各种建模方法的特点。

门级结构描述（6-8 分钟）

【讲解】讲解常用的八种最基本门类型的使用规则

【举例】结合教学课件中 D 触发器实例，重点说明门级建的特点。

加法器设计（10-15 分钟）

【讲解】基本加法器的原理、超前进位加法器的原理

【讨论】超前进位加法器的优点

【举例】采用门级建模方法实现超前进位加法器设计

数据流级建模的特点（4-5 分钟）

【讲解】数据流级建模相对门级建模的优点。

【举例】结合教学课件中的实例，说明数据流级建模的特点。

连续赋值语句（20-25 分钟）

【讲解】 讲解连续赋值语句的定义，语法特点。

【举例】 结合教学课件中的实例，说明数据流级建模的特点。

【练习】 采用连续赋值语句实现半加器，四位全加器设计的电路设计，
重点要学生感受数据流级建模相对门级建模的优势。

电路验证的基本方法介绍（5-10 分钟）

【讲解】 测试平台的原理及基本结构。

【举例】 结合教学课件中的示例，对测试平台各要素的作用进行举例
说明

【练习】 完成对一个简单的半加器进行平台构建。

复习（10-15 分钟）

【提问】 结合课件中的问题，对学生进行提问

【解答】 对学生在本次课程中不清楚的问题再次讲解

注：根据学生反映情况，如果学生对连续赋值语句语句部分内容掌握不好，
可适当延时此部分时间；可减少练习部分的时间，可让学生课后自学。

总结

本节课主要介绍了门级建模和数据流级建模的原理、方法及应用。其中连续
赋值的要求及物理意义是本课程的重点内容。

第 17 讲 实验课 2：仿真加法器，数选器

1、 本次课教学目标：

练习使用门级建模和数据流级建模的方法设计并验证加法器和数选器。

2、 本次课教学重点：

理解自顶向下设计方法学的；加法器的设计方法。

3、 本次课教学难点：

加法器的设计。

4、 本次课教学方法：

讲授法、上机指导、学练结合。

5、 本次课教学过程设计

见实验指导书中实验二的内容。

第 18 讲 实验课 3：仿真译码器，编码器

1、 本次课教学目标：

练习使用门级建模和数据流级建模的方法设计并验证译码器和编码器。

2、 本次课教学重点：

理解自顶向下设计方法学的；译码器的设计方法。

3、 本次课教学难点：

译码器的设计。

4、 本次课教学方法：

讲授法、上机指导、学练结合。

5、 本次课教学过程设计

见实验指导书中实验三的内容。

第 19 讲 触发器 1

1、 本次课教学目标：

掌握基本 RS 触发器的电路结构和工作原理，掌握触发器功能描述方法（5 种+波形图）；熟悉钟控 RS、D 触发器的电路结构和工作原理。

2、 本次课教学重点：

基本 RS 触发器的电路结构和工作原理；触发器功能描述方法（状态转移真值表、次态卡诺图、特征方程、状态转移图、激励表、波形图）；钟控 RS 触发器的电路结构和工作原理；钟控 D 触发器的电路结构和工作原理。

3、 本次课教学难点：

基本 RS 触发器的工作原理；RS 触发器的特征方程和约束条件；钟控触发器的电平触发方式。

4、 本次课教学方法：

讲授法

5、 本次课教学过程设计

- 1) 介绍触发器的概念，触发方式的发展历程
- 2) 基本 RS 触发器的组成和工作原理
- 3) 基本 RS 触发器的功能描述和波形分析
- 4) 基本 RS 触发器的特点总结
- 5) 触发器的功能描述方法，包括状态转移真值表、次态卡诺图、特征方程、状态转移图、激励表、波形图
- 6) 钟控 RS 触发器的电路结构和工作原理
- 7) 钟控 D 触发器的电路结构和工作原理

第 20 讲 触发器 2

1、 本次课教学目标：

熟悉钟控 RS、D、JK、T 触发器的电路结构和功能描述，了解多次翻转现象；熟悉主从 RS、JK 触发器的电路结构和工作原理，了解 JK 触发器的一次翻转现象。

2、 本次课教学重点：

钟控 JK、T 触发器的电路结构和特征方程；多次翻转（空翻）现象；触发器的分类（按触发方式分基本触发器、钟控触发器、主从触发器、边沿触发器；按逻辑功能分 RS 触发器、D 触发器、JK 触发器、T 触发器）；主从 RS、JK 触发器的电路结构和工作原理。

3、 本次课教学难点：

主从 RS、JK 触发器的工作原理；主从 JK 触发器的一次翻转现象。

4、 本次课教学方法：

讲授法

5、 本次课教学过程设计

- 1) 复习基本 RS 触发器和钟控 RS、D 触发器的特征方程
- 2) 钟控 JK、T 触发器的电路结构和特征方程
- 3) 解释多次翻转（空翻）现象；
- 4) 总结触发器的分类（按触发方式分基本触发器、钟控触发器、主从触发器、边沿触发器；按逻辑功能分 RS 触发器、D 触发器、JK 触发器、T 触发器）
- 5) 主从 RS 触发器的电路结构和工作原理
- 6) 主从 JK 触发器的电路结构和工作原理，了解主从 JK 触发器的一次翻转现象
- 7) 作业 P203: 5-7

第 21 讲 触发器 3

1、 本次课教学目标：

掌握主从 JK 触发器集成单元的功能、逻辑符号和波形图，了解其脉冲工作特性；掌握维持-阻塞 D 触发器的基本工作原理和工作特性；掌握各类触发器的逻辑符号和功能描述（上升沿、下降沿、波形图）方法。

2、 本次课教学重点：

主从 JK 触发器集成单元的电路结构、工作原理、逻辑符号、波形图、脉冲工作特性；维持-阻塞 D 触发器的基本工作原理和工作特性；边沿触发器的波形图；各类触发器的逻辑符号和功能描述（上升沿、下降沿、波形图）方法。

3、 本次课教学难点：

脉冲工作特性（延时、最高工作频率）；边沿触发器的波形图；各类触发器的逻辑符号和功能描述方法。

4、 本次课教学方法：

讲授法

5、 本次课教学过程设计

- 1) 复习主从 JK 触发器的特征方程
- 2) 主从 JK 触发器集成单元的电路结构、工作原理、逻辑符号、波形图、脉冲工作特性
- 3) 维持-阻塞 D 触发器的基本工作原理和工作特性
- 4) 边沿触发器的波形图
- 5) 各类触发器的逻辑符号和功能描述（上升沿、下降沿、波形图）方法
- 6) 本章小结
- 7) 作业 P204： 5-8、5-9、5-13、5-14.

第 22 讲 时序逻辑电路 1

1、 本次课教学目标：

掌握时序逻辑电路的特点和分类；掌握小规模时序逻辑电路的分析方法。

2、 本次课教学重点：

时序逻辑电路的特点和分类；小规模时序逻辑电路的分析；寄存器的作用、功能和实现。

3、 本次课教学难点：

小规模时序逻辑电路的分析。

4、 本次课教学方法：

讲授法，教练结合法

5、 本次课教学过程设计

- 1) 介绍时序逻辑电路的特点和分类
- 2) 小规模时序逻辑电路的分析步骤：分析电路（触发器种类、同步异步、有无输入输出）-列方程（激励函数、状态转移方程、时钟方程、输出方程-列表（状态转移真值表、输出真值表）-画图（状态转移图、时序图）-分析逻辑功能；
- 3) 举例讲解小规模同步时序电路的分析
- 4) 举例讲解小规模异步时序电路的分析
- 5) 常用的时序逻辑电路有寄存器、移位寄存器、计数器等
- 6) 寄存器的作用、功能和实现
- 7) 作业 P280：6-2、6-3、6-4、6-5、6-6、6-7、6-8.

第 23 讲 时序逻辑电路 2

1、 本次课教学目标：

熟悉数码寄存器、移位寄存器的功能；掌握集成移位寄存器的应用。

2、 本次课教学重点：

移位寄存器的串并、并串转换；集成移位寄存器 74195 的功能表、级联和应用（七位串行-并行、并行-串行转换器）。

3、 本次课教学难点：

移位寄存器的功能分析。

4、 本次课教学方法：

讲授法，教练结合法

5、 本次课教学过程设计

- 1) 复习时序电路结构、分析步骤、寄存器、移位寄存器，左移右移
- 2) 双向移位寄存器的电路分析、各级 D 触发器的状态转移方程、置数清零功能
- 3) 移位寄存器的串并、并串转换
- 4) 四位集成移位寄存器 74195 的电路图、符号图、功能表
- 5) 七位串并、并串转换器（用两片四位集成移位寄存器 74195 的级联实现）

第 24 讲 时序逻辑电路 3

1、 本次课教学目标：

掌握双向集成移位寄存器的分析和应用；掌握集成同步计数器和异步计数器的分析方法。

2、 本次课教学重点：

74194 四位双向集成移位寄存器的功能表；移存型计数器（环形计数器、扭环计数器）；同步异步计数器的分析。

3、 本次课教学难点：

同步异步计数器的分析。

4、 本次课教学方法：

讲授法，教练结合法

5、本次课教学过程设计

- 1) 复习 74195 的符号、功能、七位串并、并串转换器
- 2) 双向集成移位寄存器 74194 的逻辑符号、功能表、数码串并、并串转换；
- 3) 移位型计数器（环形计数器、扭环计数器）
- 4) 计数器的分类（同步异步、加法减法可逆、二进制、十进制、任意进制）
- 5) 同步计数器（同步加法计数器、同步减法计数器）的分析

第 25 讲 时序逻辑电路 4

1、 本次课教学目标：

掌握各种集成同步计数器和异步计数器的符号图、功能表、时序图、级联。

2、 本次课教学重点：

集成同步计数器 161、163、160、162、191、193 的符号图、功能表、时序图、级联；集成异步计数器 290 的特点、符号图、功能表。

3、 本次课教学难点：

集成同步计数器和异步计数器功能。

4、 本次课教学方法：

讲授法，教练结合法

5、 本次课教学过程设计

- 1) 复习计数器的分类
- 2) 分析由 JK 触发器实现的同步十进制加法计数器
- 3) 分析二进制同步可逆计数器
- 4) 介绍集成同步计数器的种类
- 5) 161、163、160、162、191、193 的符号图、功能表、时序图、级联
- 6) 集成异步计数器 290 的特点、符号图、功能表
- 7) 作业 P280：6-26、6-28、6-31、6-32.

第 26 讲 时序逻辑电路 5

1、 本次课教学目标：

掌握采用中规模集成器件设计任意进制计数器的方法。

2、 本次课教学重点：

采用中规模集成器件设计任意进制计数器的方法：同步预置法、反馈清零法。

3、 本次课教学难点：

计数器的设计方法、状态机。

4、 本次课教学方法：

讲授法，教练结合法

5、 本次课教学过程设计

- 1) 复习集成同步、异步计数器的符号图、功能表
- 2) 介绍采用中规模集成器件设计任意进制计数器的方法和步骤
- 3) 以 161 为例讲解用反馈清零法实现模 10 计数器的设计
- 4) 以 161 为例讲解用同步预置法实现模 8 计数器的设计
- 5) 举例练习任意进制计数器的设计
- 6) 作业 P280：6-35.

第 27 讲 时序逻辑电路 6

1、 本次课教学目标：

熟悉移位型计数器的设计方法；熟悉异步计数器实现任意模值计数器的方法；熟悉小规模集成器件设计计数器的方法。

2、 本次课教学重点：

用 74195 设计同步计数器；用 74290 实现任意模值计数器；用 D 触发器设计同步、异步计数器。

3、 本次课教学难点：

用 D 触发器设计同步、异步计数器。

4、 本次课教学方法：

讲授法，教练结合法

5、 本次课教学过程设计

- 1) 复习采用中规模集成器件设计任意进制计数器的方法和步骤
- 2) 讲解用 74160 实现模 853 计数器
- 3) 讲解用 74161 实现模 60 计数器
- 4) 用 74195 设计同步计数器
- 5) 用 74290 实现任意模值计数器
- 6) 用 D 触发器设计同步、异步计数器的方法和步骤
- 7) 举例讲解用 D 触发器设计模 6 同步计数器
- 8) 举例讲解用 D 触发器设计 8421BCD 二-十进制异步计数器

第 28 讲 时序逻辑电路 7-习题课三

1、 本次课教学目标：

掌握时序逻辑电路的特点和分类；掌握小规模时序逻辑电路的分析方法；掌握集成移位寄存器的分析方法；掌握采用中规模集成器件设计任意进制计数器的方法；熟悉小规模集成器件设计计数器的方法。

2、 本次课教学重点：

时序逻辑电路的特点和分类；小规模时序逻辑电路的分析；采用中规模集成器件设计任意进制计数器的方法。

3、 本次课教学难点：

计数器的设计。

4、 本次课教学方法：

讲授法，教练结合法

5、 本次课教学过程设计

- 1) 复习时序逻辑电路的特点
- 2) 举例复习小规模时序逻辑电路的分析方法
- 3) 复习 74195、74194 的逻辑符号、功能表、串并转换、计数器的分析方法
- 4) 复习同步、异步集成计数器的种类，及各器件的逻辑符号、功能表、时序图、级联、任意模值计数器的设计方法
- 5) 举例练习使用 160、161 实现任意模值计数器
- 6) 总结作业中存在的问题，相关习题解答。

第 29 讲 时序数字电路设计方法

1、 本次课教学目标：

学会使用行为级建模的方法，完成对一个中小规模时序电路描述。

2、 本次课教学重点：

基于延时的时间控制语句，事件控制语句，各种循环语句和条件语句，阻塞赋值与非阻塞赋值的定义及区别。

3、 本次课教学难点：

阻塞赋值与非阻塞赋值的区别及其物理意义。

4、 本次课教学方法：

对于本次课的教学内容，采用讲授法、比较联系法、启发式教学法和自主学习法相结合的方式进行授课。其中对于教学重点和难点，采用比较联系法，通过定义-举例-归纳的过程，使学生真正了解阻塞赋值与非阻塞赋值的物理意义。根据学生反映，把握讲解速度；利用提问方式，随堂检验学生掌握程度。

5、 本次课教学过程设计

导入新课 （3-5 分钟）

复习门级电路建模方法的思想及其优缺点，引出行为级建模的概念及其在大规模集成电路设计中的地位与作用。

讲授新课

过程块及过程赋值（5-8 分钟）

【讲解】 always 块和 initial 块特点及区别

【举例】 使用 initial 块产生仿真信号，用 always 产生时钟信号

过程时序控制（6-8 分钟）

【讲解】 讲解简单延时、边沿敏感及电平敏感的概念及使用规则

【举例】 结合教学课件中的实例，重点说明电平敏感中敏感变量列表的物理意义

块语句（4-5 分钟）

【讲解】 讲解顺序块和并行块的区别

【联想】 举生活中的例子说明两者的区别

【讨论】 结合教学课件中的实例，并先由学生讨论，最后给出正确结论

延时赋值语句（4-5 分钟）

【讲解】 讲解两种延迟赋值的区别。

【举例】 结合教学课件中的实例，对延迟赋值进行说明

非阻塞赋值和阻塞赋值（20-25 分钟）

【讲解】 讲解非阻塞赋值和阻塞赋值的定义及区别

【联想】 举生活中的例子说明两者的区别

【举例】 结合教学课件中的实例，说明非阻塞赋值和阻塞赋值对应的不同的电路结构

【讨论】 给出以下实例，先由学生讨论对应的电路结构

```
always @( posedge clk )
begin
    b<=a;
    c<=b;
end
always @( posedge clk )
begin
    b=a;
    c=b;
end
```

然后给学生 5 分钟时间，由学生绘制出对应的电路结构引导学生分析；最后给出正确答案，并对学生的错误答案进行分析并纠正

条件语句（5-10 分钟）

【讲解】 讲解 if 和 case 两种条件语句。

【举例】 结合教学课件中的实例，对两种条件语句进行说明

【讲解】 讲解锁存器的由来，并说明如何在电路设计过程中避免生成锁存器

循环语句（8-10 分钟）

【讲解】 讲解 repeat、while、forever 和 for 四种循环语句

【举例】 结合教学课件中的实例，对四种循环语句进行说明

【讲解】 讲解 for 语句中终止条件在可综合电路里为什么不能是变量，复习可综合的概念

持续赋值（10-15 分钟）

【讲解】讲解持续赋值的定义、使用方法

【举例】结合教学课件中的实例，说明持续赋值要确保被赋值变量一定是线网型变量

复习（10-15 分钟）

【提问】结合课件中的问题，对学生进行提问

【解答】对学生在本次课程中不清楚的问题再次讲解

注：根据学生反映情况，如果学生对阻塞赋值和非条件语句阻塞赋值部分内容掌握不好，可适当延时此部分时间；对条件语句和循环语句部分内容，可减少此部分举例时间，可让学生课后自学。

总结

本节课主要介绍了行为级建模的原理、方法及应用，包括过程块及过程赋值、过程时序控制、块语句、延时赋值语句、非阻塞赋值和阻塞赋值、行为级建模语句及持续赋值的概念及特点。其中，理解非阻塞赋值和阻塞赋值是本课程的重点内容。

第 30 讲 FPGA 基本概念

1、 本次课教学目标：

了解可编程器件的发展历史，理解可编程设计方法的原理；了解 FPGA 内部的资源类型及其基本特点。

2、 本次课教学重点：

可编程设计方法的原理。

3、 本次课教学难点：

FPGA 设计与 ASIC 设计的区别。

4、 本次课教学方法：

对于本次课的教学内容，采用讲授法、比较联系法、启发式教学法和自主学习法相结合的方式授课。其中对于教学重点和难点，采用比较联系法，通

过定义-举例-归纳的过程，讲解可编程设计方法学。根据学生反映，把握讲解速度；利用提问方式，随堂检验学生掌握程度。

5、 本次课教学过程设计

导入新课 （3-5 分钟）

简单介绍现代大规模集成电路的发展过程，引出可编程设计的重要性。

讲授新课

FPGA 基本概念（5-8 分钟）

【讲解】 FPGA 定义及其特点

【举例】 列举各种 FPGA 实现方法，并解释原理。

FPGA 和 ASIC 的比较（6-8 分钟）

【讲解】讲解 ASIC 的特点，并总结 FPGA 和 ASIC 两种设计方法各自的优点和缺点。

【举例】结合教学课件中的实例，重点说明两者各自的优点和缺点。

可编程设计方法的原理（15-20 分钟）

【讲解】 讲解可编程设计方法的基本思想及优点

【说明】 列举各种可编程器件的原理

【讨论】 结合教学课件中的图示，并先由学生讨论，说明使用不同可编程器件如何实现不同的电路。

FPGA 结构介绍（5-10 分钟）

【讲解】 讲解 FPGA 器件中各种部件的功能。

【举例】 结合教学课件中的图示进行详细说明。

用 Verilog 进行模块设计的具体方法介绍（10-15 分钟）

【讲解】 讲解用 Verilog HDL 中 module 的具体形式。

【举例】 结合教学课件中的图示，对每 module 的基本要素进行说明。

说明采用 FPGA 进行集成电路开发的基本流程（5-8 分钟）

【讲解】 讲解 FPGA 设计开发的具体流程。

【举例】 结合教学课件中的图示，对每一步操作及其作用进行说明

复习（10-15 分钟）

【提问】 结合课件中的问题，对学生提问

【解答】 对学生在本次课程中不清楚的问题再次讲解

注：根据学生反映情况，如果学生对可编程设计方法的原理部分内容掌握不好，可适当延时此两部分时间；对 FPGA 开发流程部分内容，可减少此部分举例时间，可让学生课后自学。

总结

本节课主要介绍了可编程的发展历史，可编程设计方法的原理；FPGA 器件的基本原理及主要组成原件进行说明。其中，理解可编程设计方法的原理和 FPGA 设计与 ASIC 设计的区别是本课程的重点内容。

第 31 讲 实验课 4：时序电路仿真与 FPGA 实现

1、 本次课教学目标：

练习使用数据流级建模和行为基建模的方法设计并验加法器，FPGA 开发平台的使用。

2、 本次课教学重点：

理解自顶向下设计方法学的；FPGA 开发平台的使用。

3、 本次课教学难点：

理解可综合电路的写法。

4、 本次课教学方法：

讲授法、上机指导、学练结合。

5、 本次课教学过程设计

见实验指导书中实验三和实验四的内容。

第 32 讲 任务与函数

1、 本次课教学目标：

理解函数和任务，熟练掌握函数和任务的语法和结构，灵活编写任务和函数。

2、 本次课教学重点：

函数和任务的使用。

3、 本次课教学难点：

任务与函数的区别。

4、 本次课教学方法：

对于本次课的教学内容，采用讲授法、比较联系法、启发式教学法和自主学习法相结合的方式进行授课。根据学生反映，把握讲解速度；利用提问方式，随堂检验学生掌握程度。。

5、 本次课教学过程设计

导入新课 （3-5 分钟）

复习测试平台的基本要素，点明简单的验证方法的缺点，引出行为任务与函数的概念及其在大规模集成电路验证中的地位与作用。

讲授新课

任务与函数的定义（15-20 分钟）

【讲解】 列举任务与函数的不同点及相同点

【举例】 结合教学课件中的实例，进行必要的说明

任务调用方法（15-20 分钟）

【讲解】 通过引用模块调用方法进行类比，说明任务调用的方法

【举例】 结合教学课件中的交通灯的实例，说明任务调动的使用方法。在这一阶段，先让学生模仿模块调用的方法实现实例，然后详细讲解本实例，以增强教学效果。

函数的使用（4-5 分钟）

【讲解】 讲解函数使用的基本方法

【联想】 结合 C 语言中函数的使用方法进行类比。

【讨论】 结合教学课件中的实例，并先由学生讨论，最后给出正确结论。

系统函数的使用方法说明（4-5 分钟）

【讲解】 讲解系统函数的原理、使用基本方法。

【举例】 结合教学课件中的实例，对\$display、\$write、\$monitor、\$finish、

\$stop、\$readmemb、\$readmemh 及\$random 等系统函数的使用方法进行说明。

Verilog HDL 中编译预处理方法说明（4-5 分钟）

【讲解】 讲解系统编译预处理的原理、使用基本方法。

【举例】 结合教学课件中的实例，`define、`include、`timescale 等进行说明

复习（10-15 分钟）

【提问】 结合课件中的问题，对学生进行提问

【解答】 对学生在本次课程中不清楚的问题再次讲解

注：根据学生反映情况，如果学生对函数和任务使用方法部分内容掌握不好，可适当延时此部分时间；对系统函数部分内容，可减少此部分举例时间，可让学生课后自学。

总结

本节课主要介绍了函数和任务的原理、方法及应用。其中理解任务和函数的区别是本课程的重点内容。

第 33 讲 实验课 5：任务与函数

1、 本次课教学目标：

练习使用任务和函数的方法实现简单 ALU 的设计。

2、 本次课教学重点：

掌握任务和函数的使用方法。

3、 本次课教学难点：

仿真电路和可综合电路的区别。

4、 本次课教学方法：

讲授法、上机指导、学练结合。

5、 本次课教学过程设计

见实验指导书中实验六的内容。

第 34 讲 实验课 6：综合设计与仿真

1、 本次课教学目标：

练习使用数据流级建模和行为级建模的方法，设计并验证序列检测器的设计，并在 FPGA 平台上实现。

2、 本次课教学重点：

理解自顶向下设计方法学。

3、 本次课教学难点：

状态机的设计思想。

4、 本次课教学方法：

讲授法、上机指导、学练结合。

5、 本次课教学过程设计

见实验指导书中实验五的内容。

第 35、36 讲 实验课 7、8：FPGA 综合实验

1、 本次课教学目标：

练习使用数据流级建模和行为级建模的方法，完成一个相对比较复杂电路的设计，并在 FPGA 平台上实现。

2、 本次课教学重点：

理解自顶向下设计方法学。

3、 本次课教学难点：

状态机的设计思想。

4、 本次课教学方法：

上机指导、学练结合。

5、 本次课教学过程设计

见实验指导书中开放实验的内容。

第 37 讲 Verilog 高级应用介绍

1、 本次课教学目标：

了解总线功能模型的原理及设计方法，使用 System Verilog 进行大规模电路设计的基本思想。

2、 本次课教学重点：

仿真文件的基本结构，层次化验证平台的设计思想，功能覆盖率驱动验证思想。

3、 本次课教学难点：

理解功能覆盖率驱动验证思想。

4、 本次课教学方法：

对于本次课的教学内容，采用讲授法、比较联系法、启发式教学法和自主学习法相结合的方式进行授课。其中对于教学重点和难点，采用比较联系法，通过定义-举例-归纳的过程，讲解功能覆盖率驱动验证思想。根据学生反映，把握讲解速度；利用提问方式，随堂检验学生掌握程度。

5、 本次课教学过程设计

导入新课 （3-5 分钟）

简单介绍集成电路的发展过程，引出硬件电路验证重要性。

讲授新课

总线功能模型介绍（15-20 分钟）

【讲解】总线功能模型的特点介绍

【举例】结合教学课件中 CPU 访存接口的设计实例，说明 BFM 的优点及使用方法。

【练习】使用 BFM 完成一个 4*4 的 ATM 接口设计。

功能覆盖率驱动验证思想（6-8 分钟）

【讲解】讲解功能覆盖率驱动验证思想

【举例】结合教学课件中的实例，功能覆盖率驱动验证方法的优点和缺点。

层次化验证平台介绍（5-10 分钟）

【讲解】讲解层次化验证平台的基本架构

【联想】举生活中的例子说明

【讨论】结合教学课件中的图示，讲解层次化验证平台中各模块的功能。

System Verilog 及 UVM 简单介绍（5-8 分钟）

【讲解】System Verilog 的特点，UVM 的基本思想

【举例】结合教学课件中示图，说明 UVM 的基本设计思想。

复习（10-15 分钟）

【提问】结合课件中的问题，对学生进行提问

【解答】对学生在本次课程中不清楚的问题再次讲解

注：根据学生反映情况，如果学生对 BFM 部分掌握不好，可适当延时此部分时间；对 System Verilog 的特点和 UVM 的基本思想部分内容，可减少此部分举例时间，可让学生课后自学。

总结

本节课主要介绍了总线功能模型的优点及使用方法，层次化验证平台的设计思想，功能覆盖率驱动验证思想。其中，理解功能覆盖率驱动验证思想是本课程的重点内容。

第 38 讲 FPGA 设计规则介绍

1、本次课教学目标：

掌握使用 FPGA 进行集成电路开发的基本原理、方法及优化策略。

2、本次课教学重点：

同步设计原则及方法。

3、本次课教学难点：

同步电路的实现方法.

4、 本次课教学方法:

对于本次课的教学内容,采用讲授法、比较联系法、启发式教学法和自主学习法相结合的方式进行授课。其中对于教学重点和难点,采用比较联系法,通过定义-举例-归纳的过程,讲解经典的同步电路实现方法。根据学生反映,把握讲解速度;利用提问方式,随堂检验学生掌握程度。

5、 本次课教学过程设计

导入新课 (3-5 分钟)

回顾 FPGA 设计基础及实验课的内容,引出 FPGA 设计原则的重要性。

讲授新课

面积和速度的平衡与互换 (10-15 分钟)

【讲解】 面积和速度是一对相关制约的矛盾,在电路设计时如何处理的基本思想。

【举例】 结合教学课件中的实例,列举速度换面积及面积换速度的方法。

FPGA 和 ASIC 的比较 (6-8 分钟)

【讲解】 讲解 ASIC 的特点,并总结 FPGA 和 ASIC 两种设计方法各自的优点和缺点。

【举例】 结合教学课件中的实例,重点说明两者各自的优点和缺点。

功耗问题 (5-8 分钟)

【讲解】 讲解可编程设计中功耗的分类,及减少功耗的一些基本方法

【说明】 以 Gray 编码说明在设计中,如何减少功耗。

【讨论】 结合教学课件中的图示,并先由学生讨论,说明使用不同可编程器件如何实现不同的电路。

硬件设计原则介绍 (4-5 分钟)

【讲解】 讲解 HDL 与 C 的区别。

【举例】 结合硬件描述语言与 C 语言的特点进行说明。

说明同步设计的原理及经典的同步电路实现方法 (15-20 分钟)

【讲解】 讲解同步设计的原理,两种经典的同步电路的实现方法

【举例】 结合教学课件中的图示,对同步设计的原理进行说明;结出两

种经典的同步电路结构，先由学生绘制对应的时序图，最后讲解。

采用 FPGA 进行集成电路开发流程详细说明（10-15 分钟）

【讲解】 讲解 FPGA 设计开发的具体流程及每一步的作用。

【举例】 结合教学课件中的图示，对每一步操作及其作用进行说明

复习（10-15 分钟）

【提问】 结合课件中的问题，对学生进行提问

【解答】 对学生在本次课程中不清楚的问题再次讲解

注：根据学生反映情况，如果学生对同步电路的实现方法部分内容掌握不好，可适当延时此两部分时间；对 FPGA 开发流程部分内容，可减少此部分举例时间，可让学生课后自学。

总结

本节课主要介绍了可编程的设计原则原理，同步电路设计方法。其中，掌握同步电路的实现方法是本课程的重点内容。

第 39 讲 综合实验验收

1、 本次课教学目标：

练习使用门级建模和数据流级建模的方法设计并验证加法器和数选器。

2、 本次课教学重点：

理解自顶向下设计方法学的；加法器的设计方法。

3、 本次课教学难点：

加法器的设计。

4、 本次课教学方法：

讲授法、上机指导、学练结合。

5、 本次课教学过程设计

见实验指导书中实验二的内容。

第 40 讲 总复习

1、 本次课教学目标：

引导学生复习总结本课程的所有知识点。

2、 本次课教学重点：

数制转换、BCD 码；布尔代数基本公式、常用公式、三个规则、逻辑函数标准式、公式法化简、图解法化简；集成逻辑门的外部特性；集成组合逻辑器件的符号图、功能表、组合逻辑电路的分析和设计方法；触发器的时序图；小规模时序逻辑电路的分析、移位寄存器的功能分析、集成计数器的符号图、功能表、采用集成计数器设计任意模值计数器的方法。

3、 本次课教学难点：

组合逻辑电路的分析和设计；时序逻辑电路的分析和设计。

4、 本次课教学方法：

讲授法，学练结合法

5、 本次课教学过程设计

- 1) 总结本课程的知识要点
- 2) 历年考题的特点
- 3) 解答学生问题
- 4) 作业：复习总结，备考。